Dernières actualités
N'hésitez pas à consulter la section "Recherche" pour voir nos opportunités d'emploi à Verimag!
Septembre 2025
Notre papier "Modeling Techniques for the Formal Verification of Integrated Circuits at Transistor-Level: Performance vs Precision Trade-offs" vient d'être accepté pour publication dans le journal IEEE TCAD.
Juillet 2025
Notre papier "Communication and Shared Memory Efficient Mapping Techniques of Real-Time DAGs upon Clustered Multicore Platforms" vient d'être accepté à RTNS 2025 (Pise).
Juillet 2025
Notre article "A Survey on Transistor-Level Electrical Rule Checking of Integrated Circuits" a été accepté pour publication dans le journal ACM TODAES.
Novembre 2023
Notre papier "A Transistor Level Relational Semantics for Electrical Rule Checking by SMT Solving" vient d'être accepté à DATE'24 !
Septembre 2023
Je suis désormais maître de conférences au laboratoire Verimag et à l'UFR IM²AG
Biographie
Depuis Septembre 2023, je suis maître de conférences à Grenoble, au sein du laboratoire Verimag, et de l'UFR IM²AG de l'Université Grenoble Alpes. N'hésitez pas à regarder la section "Recherche" pour plus d'informations sur mes activités !
Je suis diplomé de l'Ensimag (promo 2018), où j'ai étudié les Systèmes et Logiciels Embarqués, et de l'Université Grenoble Alpes, où j'ai obtenu un double diplôme en cyber-sécurité. Ma thèse a ensuite été dirigée par Frédéric Rousseau et encadrée par Olivier Muller, entre 2018 et 2022, dans l'équipe SLS du laboratoire TIMA. Ces recherches visaient à utiliser le paradigme émergent des languages de construction matérielle pour développer une méthodologie flexible d'exploration d'espace de conception, avec un logiciel prototype et un banc d'applications proposés en Chisel.
De mars 2022 à août 2023, j'ai été chercheur post-doctorant dans l'équipe CASH du laboratoire LIP, à Lyon. J'ai travaillé sur la vérification formelle de circuits électroniques (ERC) au niveau transistor, en collaboration avec Aniah, une entreprise grenobloise, et le laboratoire Verimag, à Grenoble.
Je suis diplomé de l'Ensimag (promo 2018), où j'ai étudié les Systèmes et Logiciels Embarqués, et de l'Université Grenoble Alpes, où j'ai obtenu un double diplôme en cyber-sécurité. Ma thèse a ensuite été dirigée par Frédéric Rousseau et encadrée par Olivier Muller, entre 2018 et 2022, dans l'équipe SLS du laboratoire TIMA. Ces recherches visaient à utiliser le paradigme émergent des languages de construction matérielle pour développer une méthodologie flexible d'exploration d'espace de conception, avec un logiciel prototype et un banc d'applications proposés en Chisel.
De mars 2022 à août 2023, j'ai été chercheur post-doctorant dans l'équipe CASH du laboratoire LIP, à Lyon. J'ai travaillé sur la vérification formelle de circuits électroniques (ERC) au niveau transistor, en collaboration avec Aniah, une entreprise grenobloise, et le laboratoire Verimag, à Grenoble.
Contact
Adresse mail : bruno[point]ferres[arobase]univ-grenoble-alpes[point]fr
Téléphone: +33 4 57 42 22 34
Adresse postale:
Verimag
Bâtiment IMAG
Université Grenoble Alpes
150 place du Torrent
38401 Saint Martin d’Hères
FRANCE
